JSDL2采用高階伺服JSDG2S雙核控制架構(gòu),高效的FPGA電流環(huán)算法,且在生產(chǎn)工藝上導(dǎo)入機(jī)器人焊接及自動(dòng)化測(cè)試設(shè)備,除成本更具競(jìng)爭(zhēng)力,品質(zhì)也有質(zhì)的提升,投入市場(chǎng)后獲得客戶高度認(rèn)可。
擁有1.5KHz的頻率響應(yīng). 搭配23Bit分辨率. 搭配CANopen/EtherCAT通訊. 內(nèi)建多種應(yīng)用功能 (龍門同動(dòng)/電子凸輪/全閉回路). Auto-Tuning自動(dòng)調(diào)適功能進(jìn)化再升級(jí). 薄型化簡(jiǎn)約外觀設(shè)計(jì).
這款電機(jī)響應(yīng)迅速,運(yùn)行平穩(wěn),低速性能良好,能效較高。采用穩(wěn)固的底腳安裝結(jié)構(gòu),同時(shí)支持法蘭面安裝,適配不同安裝需求。